PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-259834

(43) Date of publication of application: 08.10.1993

(51)Int.Cl.

H03K 3/356

(21)Application number: 04-053889

(71)Applicant: NEC CORP

(22)Date of filing:


12.03.1992

(72)Inventor: INOUE TOSHIAKI

(54) FLIP-FLOP CIRCUIT

(57)Abstract:

PURPOSE: To reduce power consumption of a clock driver and a delay time of a clock signal by forming 1st and 2nd transmission gates with an N-channel MOSFET and forming 3rd and 4th transmission gates with a P-channel MOSFET. CONSTITUTION: First and second transmission gates 101, 102 are formed by N-channel MOSFETs and third and fourth transmission gates 103, 104 are formed by P-channel MOSFETs. A voltage drop is produced while the transmission gate 101 is conductive in the process that a high potential data input is fetched by a master latch at a trailing edge of a clock signal and after the transmission gate 101 is interrupted, a high potential is surely pulled up by the transmission gate 103. Furthermore, a voltage drop is produced while the transmission gate 102 is conductive in the process that a high potential signal outputted by the master latch is fetched by the slave latch and after the transmission gate 102 is interrupted, a high potential is surely pulled up by the transmission gate 104. Thus, the increase in the power consumption due to voltage drop and flowing of a through-current is always prevented.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-259834

(43)公開日 平成5年(1993)10月8日

(51)Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所·

H 0 3 K 3/356

C 7436-5 J

審査請求 未請求 請求項の数1(全 3 頁)

(21)出願番号

特願平4-53889

NAME OF

(22)出願日

平成 4年(1992) 3月12日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 井上 俊明

東京都港区芝五丁目7番1号日本電気株式

会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54)【発明の名称】 フリップフロップ回路

(57)【要約】

【目的】 クロックドライバの消費電力を約半分程度に し、データ遅延時間の小さなフリップフロップ回路を与 える。

【構成】 フリップフロップのデータ入力からデータ出力へのパス上の伝送ゲートを n M O S F E T で構成し、フィードバックのパス上の伝送ゲートを p M O S F E T で構成する。すると伝送ゲートの総負荷容量を約半分に低減でき、クロックドライバの消費電力とクロック信号の遅延時間を低減し、フリップフロップ回路を低消費電力、高速にすることができる。



【特許請求の範囲】

【請求項1】 第1の伝送ゲートと、前記第1の伝送ゲートの出力を入力とする第1のインバータと、前記第1のインバータの出力を入力とする第2の伝送ゲートと、前記第2の伝送ゲートの出力を入力とする第2のインバータと、前記第1のインバータの出力を入力とする第3のインバータと、前記第3のインバータの出力を入力とする第4のインバータの出力を入力とする第4のインバータと、前記第4のインバータの出力を入力とする第4の伝送ゲートからなり、第1の伝送ゲートの出力と第3の伝送ゲートの出力を短絡し、第2の伝送ゲートの出力と第4の伝送ゲートの出力を短絡し、第1および第2の伝送ゲートをnMOSFETで構成し、第3および第4の伝送ゲートをpMOSFETで構成することを特徴とするフリップフロップ回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はフリップフロップ回路に 関するものである。

[0002]

【従来の技術】フリップフロップ回路の伝送ゲートはCMOSで構成するものが一般的である。図4はこのような構成のフリップフロップ回路の例である。伝送ゲートをCMOSで構成することによって、伝送ゲートのチャネル抵抗を小さくし、また伝送ゲートを信号が通過することによって生じるトランジスタのしきい値電圧分の電圧降下(VT落ち)が生じないため、インバータへの高電位(低電位)の入力電圧を確実に高電位(低電位)にすることができる。図において、401、402、403、404は伝送ゲート、120、121、122、123はインバータであり、伝送ゲートはCMOSで構成されている。これらの伝送ゲートは図2で構成されるクロックドライバによって駆動されている。

[0003]

【発明が解決しようとする課題】フリップフロップ回路の伝送ゲートをCMOSで構成することによって、伝送ゲートのチャネル抵抗は小さくなり、またVT落ちは生じないが、クロックドライバが駆動すべき負荷容量が大きいので、フリップフロップ回路の個数が多いほど、またクロック信号の周波数が高くなるほど、これらの伝送ゲートの負荷容量による、クロックドライバの消費電力は増大し、またクロックドライバの駆動能力が小さいと、遅延時間(クロック信号のエッジからデータ出力に要する時間)が増大するという問題があった。

[0004]

【課題を解決するための手段】本発明では、第1の伝送ゲートと、前記第1の伝送ゲートの出力を入力とする第1のインバータと、前記第1のインバータの出力を入力とする第2の伝送ゲートと、前記第2の伝送ゲートの出

カを入力とする第2のインバータと、前記第1のインバータの出力を入力とする第3のインバータと、前記第3のインバータの出力を入力とする第3の伝送ゲートと、前記第2のインバータの出力を入力とする第4のインバータと、前記第4のインバータの出力を入力とする第4の伝送ゲートからなり、第1の伝送ゲートの出力と第3の伝送ゲートの出力を短絡し、第2の伝送ゲートの出力と第4の伝送ゲートの出力を短絡した構造をもつフリップロップ回路において、第1および第2の伝送ゲートをnMOSFETで構成し、第3および第4の伝送ゲートをpMOSFETで構成している。

[0005]

【作用】このような手段をとることによって、クロックドライバが駆動する負荷容量を 1/2程度に削減することができる。このことは、クロックドライバの消費電力を従来の 1/2程度に削減できることを示している。またクロックドライバによるクロック信号の遅延時間も削減することができる。さらに伝送ゲートを単チャネルMOSFETにしたことによって生じる V_T 落ちを防ぐことができる。結果として、従来のフリップフロップと比較して、高速化、低消費電力化が可能となる。

【0006】図3は本発明のフリップフロップ回路の動作波形の一例を示したものである。クロック信号の立ち下がりエッジで高電位のデータ入力をマスターラッチが取り込む過程で、伝送ゲート101が導通している間VT落ちが生じるが、これが遮断した後は、伝送ゲート103によって確実に高電位プルアップされる。またマスターラッチが出力する高電位の信号をスレーブラッチが取り込む過程で、伝送ゲート102が導通している間VT落ちが生じるが、これが遮断した後は、伝送ゲート104によって確実に高電位にプルアップされる。従って常にVT落ちして貧通電流を流すことによる消費電力の増加を防ぐことができる。

[0007]

【実施例】図1は本発明を適用したフリップフロップ回路の第1の実施例を示す。図に示すように、第1および第2の伝送ゲートを n M O S F E T で構成し、第3および第4の伝送ゲートを p M O S F E T で構成している。このような構成をとることによって、図2に示すクロックドライバが駆動する負荷容量を削減し、クロックドライバの消費電力およびクロック信号の遅延時間を小さくすることができる。また伝送ゲートを単チャネルM O S F E T にすることで生じる、信号の V T 落ちによる消費電力の増加を防ぐことができる。以上述べた第1の実施例は立ち下がりエッジ動作のフリップフロップ回路であるが、本発明は、同様な構成の立ち上がりエッジ動作のフリップフロップにも適用できる。

[8000]

【発明の効果】本発明を適用することによって、フリップロップ回数の仁学ゲートの色質の母な 1 / 2 程度に

削減し、これを駆動するクロックドライバの消費電力とクロック信号の遅延時間を削減することができる。またクロック信号のエッジからのデータ信号の遅延時間を短縮することができるので、フリップフロップ回路の高速化、またはこれを多用した場合の低消費電力化にきわめて有効であるといえる。

【図面の簡単な説明】

【図1】本発明のフリップフロップ回路の一実施例を示す図である。

【図2】本発明のフリップフロップ回路の伝送ゲートを

駆動するクロックドライバを示す図である。


【図3】本発明のフリップフロップ回路の動作波形を示す図である。

【図4】従来のフリップフロップ回路を示す図である。 【符号の説明】


101、102 nMOSFET伝送ゲート 103、104 pMOSFET伝送ゲート 111~114、201、202 インバータ

401~404 CMOS伝送ゲート


【図1】



【図2】



【図3】



[図4]

